搜索

Verilog中 &&和&的区别

发布网友 发布时间:2024-10-24 09:44

我来回答

1个回答

热心网友 时间:2024-11-14 16:52

前者是逻辑与
后面是与门运算(按位与)

5'b10000 && 5'b10001 结果为1
5'b10000 & b'b10001 结果为5'b10000

热心网友 时间:2024-11-14 16:52

前者是逻辑与
后面是与门运算(按位与)

5'b10000 && 5'b10001 结果为1
5'b10000 & b'b10001 结果为5'b10000

热心网友 时间:2024-11-14 16:52

前者是逻辑与
后面是与门运算(按位与)

5'b10000 && 5'b10001 结果为1
5'b10000 & b'b10001 结果为5'b10000

热心网友 时间:2024-11-14 16:52

前者是逻辑与
后面是与门运算(按位与)

5'b10000 && 5'b10001 结果为1
5'b10000 & b'b10001 结果为5'b10000
声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。
E-MAIL:11247931@qq.com
Top